## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

61-216480

(43) Date of publication of application: 26.09.1986

(51)Int.Cl.

H01L 29/78

(21)Application number : 60-057717

(71)Applicant: TOSHIBA CORP


(22) Date of filing:

22.03.1985


(72)Inventor: MORI SEIICHI

# (54) MANUFACTURE OF NONVOLATILE SEMICONDUCTOR MEMORY DEVICE (57) Abstract:

PURPOSE: To improve a withstand voltage between a floating gate and a control gate and to flatten the control gate by providing the step of sequentially patterning from a conductive material layer to the first insulating film which includes an insulator to form the floating gate and the control gate.



CONSTITUTION: The first non single crystal silicon layer is accumulated through the first insulating film on a semiconductor substrate, the second insulating film is formed on the non single crystal silicon layer, the second non single crystal silicon is further accumulated, and the second film and the first layer are selectively etched to open a groove for setting the length of the floating gate to form the first layer in one direction. The groove is



buried with an insulator, a conductive material layer is formed on the entire surface, and sequentially patterned from the conductive material layer to the first film which includes the insulator to form the floating gate made of the first non single crystal silicon and the control gate made of the second nonsingle crystal silicon and the conductive material.

#### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of

得1676238

19 日本国特許庁(JP)

⑩特許出願公告

4.6.26

1

#### ⑫特 許 報(B2) 公

平3-41987

®Int. Cl. 5

 $i_{t}$ .

識別記号

庁内整理番号

❷❸公告 平成3年(1991)6月25日

H 01 L 29/788 27/115 29/792

7514-5F 8831-5F 29/78 27/10 H 01 L

371 434

発明の数 1 (全6頁)

❷発明の名称 不揮発性半導体記憶装置の製造方法

日登録。

创特 飅 昭60-57717

❸公 開 昭61-216480

願 昭60(1985) 3月22日 22出

❸昭61(1986)9月26日

個発 明 者 森 誠

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合

研究所内

勿出 願 人 株式会社東芝

神奈川県川崎市幸区堀川町72番地

9代 理 人

弁理士 鈴江 武彦

外2名

審査官 岡

和 久

🕯参考文献 特開 昭59-61189 (JP, A)

1

2

### 切特許請求の範囲

1 半導体基板上に第1の絶縁膜を介して第1の 非単結晶シリコン層を堆積する工程と、この非単 結晶シリコン層上に第2の絶縁膜を形成した後、 この第2の絶縁膜上に第2の非単結晶シリコン層 をを堆積する工程と、これら第2の非単結晶シリ コン層、第2の絶縁膜及び第1の非単結晶シリコ ン層を選択的にエツチングした第1の非単結晶シ リコン層を形成すべき浮遊ゲートの一方の長さと 絶縁物で埋込む工程と、全面に導電材料層を形成 した後、この導電材料層から前記絶縁物を含む前 記第1の絶縁膜に亙つて順次パターニングするこ とにより第1の非単結晶シリコンからなる浮遊ゲ 2の非単結晶シリコンパターン及びこれと長さ方 向に沿う側面がセルフアラインとなり、少なくと も一端が前記絶縁物上に延出した導電材料パター ンからなる制御ゲートとを形成する工程とを具備 製造方法。

#### 発明の詳細な説明

〔発明の技術分野〕

本発明は、不揮発性半導体記憶装置の製造方法

E<sup>2</sup>PROM等の不揮発性半導体記憶装置の製造方 法に係る。

〔発明の技術的背景とその問題点〕

従来、浮遊ゲートを有するEPROMのメモリセ ルは第4図a~cに示す方法により製造されてい る。

まず、例えば p 型シリコン基板 1 の表面に素子 分離領域としてのフイールド酸化膜 2 を形成し、 このフイールド酸化膜2で分離された基板1の島 するための溝部を開口する工程と、この溝部内を 10 領域3表面に第1のゲート酸化膜4を形成した 後、全面に第1の多結晶シリコン層5を形成する (第4図 a 図示)。つづいて、この多結晶シリコン 層5をパターニングして浮遊ゲート6を形成した 後、これを熱酸化処理して薄い第2のゲート酸化 ートと、該浮遊ゲートとセルフアラインとなる第 15 膜7を形成する(同図b図示)。次いで、全面に 第2の多結晶シリコン層を堆積し、パターニング して制御ゲート8を形成する(同図 c 図示)。以 下、図示しないが、制御ゲート8をマスクとして n型不純物を基板1にイオン注入し、活性化して したことを特徴とする不揮発性半導体記憶装置の 20  $n^+$ 型のソース、ドレイン領域を形成した後、 CVD-SiO₂膜の堆積、コンタクトホールの開孔、 AI配線の形成を行なうことによりEPROMのメ モリセルを製造する。

しかしながら、前述した方法によれば全面に第 に関し、特に浮遊ゲートを有するEPROM、25 1の多結晶シリコン層 5を形成した後、これをバ

ターニングすることにより浮遊ゲート 6 を形成す るため、浮遊ゲート6間に凹部9が発生する。そ の結果、この浮遊ゲート6を熱酸化して第2のゲ ート酸化膜7を形成する際、前記凹部9のコーナ 部(点線部分)10に充分な厚さのゲート酸化膜 7が形成されない場合があるのと同時に、コーナ 部10に電界集中が生じ、第2のゲート酸化膜7 の耐圧が低下する。また、第2の多結晶シリコン 層のパターニング時には、通常、RIEが用いられ ているが、前記凹部9による段差が存在するた 10 ーンからなる制御ゲートを形成することができ め、オーバーエッチングが必要で制御ゲート8の 加工性が低下する。

一方、前述した方法では制御ゲート8を多結晶 シリコンにより形成したが、最近、素子の高速動 作化を図るために多結晶シリコン層の代りに高融 15 点金属層又は高融点金属シリサイド層が用いられ ている。しかしながら、高融点金属層を用いた場 合、熱処理時に前述した浮遊ゲート間の凹部の段 差において断切れを生じるという欠点を有する。 〔発明の目的〕

本発明は、浮遊ゲートと制御ゲート間の耐圧を 向上すると共に、制御ゲートを平坦化して断切れ を防止し得る不揮発性半導体記憶装置の製造方法 を提供しようとするものである。

#### (発明の概要)

本発明は、半導体基板上に第1の絶縁膜を介し て第1の非単結晶シリコン層を堆積する工程と、 この非単結晶シリコン層上に第2の絶縁膜を形成 した後、この第2の絶縁膜上に第2の非単結晶シ 結晶シリコン層、第2の絶縁膜及び第1の非単結 晶シリコン層を選択的にエツチングした第1の非 単結晶シリコン層を形成すべき浮遊ゲートの一方 の長さとするための溝部を開口する工程と、この 溝部内を絶縁物で埋込む工程と、全面に導電材料 35 RIEにより順次エッチング除去して溝部281, 層を形成した後、この導電材料層から前記絶縁物 を含む前記第1の絶縁膜に亙つて順次パターニン グすることにより第1の非単結晶シリコンからな る浮遊ゲートと、該浮遊ゲートとセルフアライン となる第2の非単結晶シリコンパターン及びこれ 40 いて、全面に前記溝部281,282の幅の1/2程 と長さ方向に沿う側面がセルフアラインとなり、 少なくとも一端が前記絶縁物上に延出した導電材 料パターンからなる制御ゲートとを形成する工程 とを具備したことを特徴とする不揮発性半導体記

憶装置の製造方法である。

上述した本発明によれば、浮遊ゲートと制御ゲ ート間の耐圧を向上できると共に、制御ゲートを 平坦化して段切れを防止できる。また、浮遊ゲー トの形成と同時に、該浮遊ゲートとセルフアライ ンとなる第2の非単結晶シリンコンパターン及び これと長さ方向に沿う側面がセルフアラインとな り、少なくとも一端が前記絶縁物上に延出され、 他のセルの共通配線として機能する導電材料パタ . る。

#### 〔発明の実施例〕

以下、本発明をEPROMのメモリセルの製造に 適用した例について第1図a~f及び第2図、第 3図を参照して説明する。

まず、p型シリコン基板21の表面にフイール ド酸化膜22を形成した後、このフィールド酸化 膜22で分離された基板21の島領域23に例え ば熱酸化法により第1の酸化膜24を形成した。 20 つづいて、全面に例えば厚さ2000 A の第1の多結 晶シリコン層25を堆積した後、リン等の不純物 のイオン注入又はPOCIaによる熱拡散により多結 晶シリコン層25に不純物をドーピングした(第 1 図 a 図示)。

次いで、900~1000℃の希釈酸化雰囲気中で熱 25 酸化処理を施して第1の多結晶シリコン層25表 面に例えば厚さ200人の第2の酸化膜26を形成 した。なお、この酸化膜26の代りにCVD-SiO<sub>2</sub>膜を用いてもよい。つづいて、全面に例え リコン層をを堆積する工程と、これら第2の非単 30 ば厚さ1000人の第2の多結晶シリコン層27を堆 積した (同図 b 図示)。

> 次いで、前記第2の多結晶シリコン層27、第 2の酸化膜26及び第1の多結晶シリコン層25 を図示しないレジストパターンをマスクとして 282を形成した(同図 c 及び第2図図示)。第2 図は第1図cの平面図である。この講部28, 282により第1の多結晶シリコン層25の一部 を形成すべき浮遊ゲートの長さに分離した。つづ 度の厚さをもつCVDーSiO₂膜29を堆積した (同図d図示)。このCVD-SiO₂膜29の堆積に 先立つて、熱酸化して溝部281,282内面に露 出した多結晶シリコン層に酸化膜を形成してもよ

6

い。ひきつづき、900℃N₂雰囲気中でアニーリン グした後、RIEによりCVD-SiO₂膜29をエツ チバックすると共に、第2の多結晶シリコン層2 7 上の薄い酸化膜を除去して溝部281,282内 (同図 e 図示)。

次いで、全面に例えば厚さ1000人の第3の多結 晶シリコン層を堆積し、これに砒素等の不純物を イオン注入した後、厚さ3000Åのモリブデンシリ サイド層、第3の多結晶シリコン層、第2の多結 晶シリコン層27、第2の酸化膜26、第1の多 結晶シリコン層25及び第1の酸化膜24を前記 SiO<sub>2</sub> 3 0<sub>1</sub>, 3 0<sub>2</sub>を含んで願次パターニングし ト酸化膜31、第1の多結晶シリコンからなる浮 遊ゲート32、第2のゲート酸化膜33、第2の 多結晶シリコン層27と第3の多結晶シリコン層 34とモリブデンシリサイド層35の三層からな る制御ゲート36が夫々形成された。ひきつづ 20 〔発明の効果〕 き、制御ゲート36をマスクとしてn型不純物を 基板**21**にイオン注入し、活性化してn<sup>+</sup>型のソ ース、ドレイン領域 **37**, **38**を形成した(同図 f及び第3図図示)。以下、図示しないが、全面 にCVD-SiO₂膜を堆積した後、ソーン、ドレイ 25 造し得る方法を提供できる。 ン領域 **37**, **38**に対応するCVD-SiO<sub>2</sub>膜への コンタクトホールの開口、AI配線の形成を行な つてEPROMのメモリセルを製造した。

しかして、本発明方法によれば分離部分に を形成でき、制御ゲート36が重なる浮遊ゲート 32上の第2のゲート酸化膜33に従来の第4図 cに示すような凹部 9 によるコーナ部 1 0 が発生 しないため、膜厚の不均一化や電界集中等による 果、高信頼性のEPROMを高歩留りで得ることが できる。

また、第3の多結晶シリコン層とその上に堆積 されるモリブデンシリサイド層を平坦化できるた め、該モリブデンシリサイド層の段切れのない制 40  $n^{\dagger}$ 型ソース領域、 $38 \cdots n^{\dagger}$ 型ドレイン領域。

御ゲート6を形成でき、ひいては高速動作が可能 なEPROMを得ることができる。

なお、上記実施例では溝部281,282への絶 縁物の埋込みを、CVD−SiO₂膜の堆積、エッチ にSiO₂30₁,30₂を埋込んで表面を平坦化した 5 バツクにより行なつていたが、熱酸化により構部 内面に露出した第1、第2の多結晶シリコン層を 酸化し、該酸化膜の体積膨張を利用して埋込んで もよい。

上記実施例では、導電材料層を第3の多結晶シ サイド層を堆積した。つづいて、モリブデンシリ 10 リコン層とモリブデンシリサイド層の二層構造と したが、これに限定されない。例えば多結晶シリ コン層、モリブデン等の高融点金属層又はモリブ デンシリサイド、タングステンシリサイド等の高 融点金属シリサイド層の単層で形成してもよく、 た。これにより、基板21表面側から第1のゲー 15 或いはこれらを組合せた二層以上の構成としても

> 上記実施例では、EPROMのメモリセルの製造 に適用した例について説明したが、E<sup>2</sup>PROM等 の製造にも同様に適用できる。


以上詳述した如く、本発明によれば浮遊ゲート と制御ゲート間の耐圧を向上すると共に、制御ゲ ートを平坦化して断切れを防止した高性能、高信 頼性のEPROM等の不揮発性半導体記憶装置を製


#### 図面の簡単な説明


第1図a~fは本発明の実施例における EPROMのメモリセルの製造工程を示す断面図、 第2図は第1図cの平面図、第3図は第1図fの SiO<sub>2</sub>(例えば30<sub>1</sub>) が埋込まれた浮遊ゲート32 30 平面図、第4図a~cは従来のEPROMのメモリ セルの製造工程を示す断面図である。


2 1 ····· p型シリコン基板、2 2 ····· フイール ド酸化膜、23……島領域、25……第1の多結 晶シリコン層、27……第2の多結晶シリコン 耐圧劣化、保持特性の劣化を防止できる。その結 35 層、281,282……溝部、301,302…… SiO<sub>2</sub>、31……第1のゲート酸化膜、32…… 浮遊ゲート、33……第2のゲート酸化膜、34 ·····・第3の多結晶シリコン層、35·····・モリブデ ンシリサイド層、36……制御ゲート、37……


第1図














1997年 李







ź

p - sub

